**本系統專利資料僅供參考·不作爲准駁依據·所有資料以經濟部智慧財產局公告爲準 | 中文造字安裝程式:(約1.6M)

-00429347 -- 核准公告專利公報資料

JP Appl. # 11-011725

專利公告號	00429347 說明審影像/圈式影像/權利異動/雜項資料/図			
卷號	28			
期號	11 .			
公告日期	2001/04/11			
專利類型	發明			
國際專利分類號	G06F 13/00			
申請案號	0088100843			
申請日期	1999/01/20			
優先權	國家	申請案號	中請日期	
		008277	1000/01/20	
申請人	東芝股份有限公司;日本			
發明人	戶田春希;日本 Toda Haruki			
代理人資訊	陳長文; 台北市敦化北路二〇一號七樓			
摘要	排列記憶體模組2和1個控制器3,如同沿著此排列往			
	復般地設置2條時鏡配線4A、4B・透過時鐘配線4A、			
	4B的去路部分供應第一基本時鐘TCLK及具有其2倍周期			
	的第二基本時鐘TCLK2給配憶體模組2及控制器3,供應			
	在通過折返點後的回路部分所傳送的第一、第二基本時鐘			
	給記憶體模組2及控制器3作為RCLK、RCLK2・將去的			
	第一、第二基本時鐘TCLK、TCLK2及回的第一、第二基			
	本時鏡RCLK、RCLK2取入記憶體模組2及控制器3、與			
	這些時 鐘同步控制資料的輸出入 。			
回申請專利範圍	1.一種資料高速傳送系統・其特像在於:具有 ■ 複数記憶體模組(2): ■ 控制器(3): 和上並複數記憶體模組共同排列・在和上並複數記體模組之間進行: ■ 時鐘產生器(1): 產生第一基本時鐘(TCLK)及具有此第一基本時鐘周期2倍周期6			

(RCLK):

- 2條時鐘配線(4A、4B):如同沿著上述所排列的複数配憶體模組及控制器往復般地;及回路部分的配線,從上述各去路部分前端分別輸入以上述時鐘產生器所產生的上時鐘,分別依次傳送此所輸入的第一及第二基本時鐘,對於上述複體記憶體模組及路部分及各回路部分的配線所傳送的第一及第二基本時鐘作爲這些複數配憶體模組時便用的同步信號;及,
- 控制電路(第十二圈): 含有中間定時檢出電路(401), 該中間定時檢出電路(401)係分配憶體模組內及控制器內,接收由上述2條時鏡配線之各去路部分所給與的去的第一和由上述2條時鏡配線之各回路部分所給與的回的第一及第二基本時鏡,對於在去的回的第一基本時鏡之間產生的第一基本時鏡周期n倍(n爲2及4之任何一方之值)周期1其中間定時者。
- 2.如申請專利範圍第1項之資料高速傳送系統,其中更具有
 - 資料匯流排(5): 沿著前並複數記憶體模組及控制器設置,在這些複數配憶體模組及 所授受的資料:及,
 - 命令/位址匯流排(6): 沿著前述複數記憶體模組及控制器設置, 傳送從控制器對於注 與的命令及位址。
- 3.如申請專利範圍第2項之資料高速傳送系統,其中前述控制電路更具有計數器,認 述去的第一基本時鎖及回的第一基本時鎖之任何一方,以設定資料輸出周期數。
- 4.如申請專利範圍第3項之資料高速傳送系統,其中根據在前述命令/位址匯流排所促述計數器之計算動作。
- 5.如申請專利範圍第1項之資料高速傳送系統,其中前述中間定時檢出電路含有
 - 第一內部時鐘產生電路(503):產生第一控制時鐘(Teu),該第一控制時鐘(Teu)係與[在一方時鐘配線之去路部分所傳送的去的第一基本時鐘之第一周期開始時同步:
 - 第二內部時鐘產生電路(503):產生第二控制時鐘(Reu),該第二控制時鐘(Reu)係與線之回路部分所傳送的回的第一基本時鐘之上述第一周期開始時同步:
 - 第三內部時鐘產生電路(502):產生第三控制時鐘(Tou),除第三控制時鐘(Tou),保與 線之去路部分所傳送的去的第一基本時鐘之接著上並第一周期之第二周期開始時同
 - 第四內部時鐘產生電路(502):產生第四控制時鐘(Rou),該第四控制時鐘(Rou)係與 線之回路部分所傳送的回的第一基本時鐘之接著上述第一周期之第二周期開始時同
 - 第一控制信號產生電路(504):接收上述第二控制時鐘(Reu)和上述第一控制時鐘(Te 二控制時鐘和第一控制時鐘之間的中間定時的第一控制信號(ψe):
 - 第二控制信號產生電路(504):接收上述第四控制時鐘(Rou)和上述第三控制時鐘(To 四控制時鐘和第三控制時鐘之間的中間定時的第二控制信號(ψo):及
 - 第三控制信號產生電路(第七团):接收上述第一控制信號(ψe)、第二控制信號(ψe)、 (Tou)及第一控制時強(Teu),產生第三控制信號及第四控制信號,該第三控制信號2 當於由前述2條時強配線之各去路部分所給與的去的第一及第二基本時鐘各自和由於各回路部分所給與的回的第一及第二基本時鐘各自之間的中間定時。
- 6.如申請專利範圍第5項之資料高速傳送系統,其中前述中間定時檢出電路更含有
 - 第四控制信號產生電路(501):接收在前述2條時鐘配線之去路部分所傳送的的第一; 產生第五控制信號(T2),該第五控制信號(T2)係爲了區分在前述一方時鐘配線之去I 的第一基本時鐘之第一周期和接著此第一周期之第二周期:及,
 - 第五控制信號產生電路(501):接收在前述2條時鐘配線之回路部分所傳送的回的第一鐘,產生第六控制信號(R2),該第六控制信號(R2)係爲了區分在前述一方時鐘配線,的回的第一基本時鐘之第一周期和接著此第一周期之第二周期。
- 7.如申訥專利範圍第5項之資料高速傳送系統,其中前述第一至第四內部時鐘產生電可調延遲(Synchronous Adjustable Delay),前述第一至第四內部時鐘產生電路分,可調延遲產生前並第一控制時鐘至第四控制時鐘。
- 8.如申請專利範圍第7項之資料高速傳送系統,其中前述同步可調延選具有
 - 正向延遲電路(Forward Delay Circuit):以由反及(NAND)閘及輸入此反及(NAND)閘 (NOR)閘構成的組合電路爲一單元,由所梯級連接的複數單元所構成,延遲輸入信:
 - 反向延遲電路(Backward Delay Circuit):以由反及(NAND)間及輸入此反及(NAND)間(NOR)開構成的組合電路爲一單元,對於上述正向延遲電路由同數所梯級連接的複移以上述正向延遲電路所延遲的信號,藉由延遲此所轉移的信號,對於到上述正向號,輸出360度相位偏移的信號。

9.如申請專利範圍第5項之資料高速傳送系統,其中前述第一及第二控制信號產生電局步可關延遲,前述第一及第二控制信號產生電路分別使用這些同步可謂延遲產生 控制信號。

- 10.如申請專利範圍第9項之資料高速傳送系統,其中前述同步可關延遲具有
 - 正向延遲電路(Forward Delay Circuit):以由反及(NAND)開及輸入此反及(NAND)開(NOR)開構成的組合電路爲一單元,由所梯級連接的複數單元所構成,延遲輸入信
 - (NOK)阿納成的配合电路局一单元,由所依极重接的複数单元所构成,延建輸入信息中反向延遲電路(Half Backward Delay Circuit):以由反及(NAND)開及輸入此反及(N反或(NOR)阿梅成的組合電路局一單元,對於上述正向延遲電路由半數所梯級連接成,轉移以上述正向延遲電路所延遲的信號,藉由延遲此所轉移的信號,對於到上輸入信號,輸出180度相位偏移的信號。
- 11.如申請專利範圍第4項之資料高速傳送系統,其中前述控制電路更具有內部控制; 控制器(402)係接收以前述中間定時檢出電路所檢出的前述中間定時、前述去和回的 在前述命令/位址匯流排所傳送的命令,
 - 上述內部控制器於以對應周期之去和回的第一基本時鐘之中間定時爲M時,前面必束,則根據下述(1)至(4)之步驟,使第一基本時鐘之周期數的計算以前述計算器進行周期數:
 - (1)定時M之後不久使周期數計算成爲可能狀態·
 - (2)從(1)之後不久的去的第一基本時鐘起使周期數計算·
 - (3)若與(1)之後不久的回的第一基本時鐘同步所取入的命令是周期數計算命令,則信時鐘的周期數計算繼續必需的周期數。
 - (4)苦與(1)之後不久的回的第一基本時鐘同步所取入的命令不是周期數計算有關的看設而成爲計算不可狀態。
- 12.如申請專利範圍第4項之資料高速傳送系統,其中前述控制電路更具有內部控制; 控制器(402)係接收以前述中間定時檢出電路所檢出的前述中間定時、前述去和回的 在前述命令/位址匯流排所傳送的命令,
 - 上述內部控制器於以對應周期之去和回的第一基本時鐘之中間定時爲M時,根據下使第一基本時鐘之周期數的計算以前述計數器進行而設定資料輸出周期數
 - () 岩與去的第一基本時鐘同步所取入的命令是與周期數計算有關的命令,則在此之 周期數計算成爲可能狀態。
 - (2)從定時M之後不久的回的第一基本時鐘起使周期數計算,使其繼續必需的周期數
- 13.如申請專利範圍第4項之資料高速傳送系統,其中前述控制電路更具有
 - 內部控制器(402):接收以前述中間定時檢出電路所檢出的前述中間定時、前述去和及在前述命令/位址匯流排所傳送的命令:及,
 - 資料輸出電路: 爲上述內部控制器所控制,輸出資料,
 - 上述內部控制器於以對應周期之去和回的第一基本時鏡之中間定時爲M時,根據下 使第一基本時鏡之周期數的計算以前述計數器進行而設定資料輸出周期數,同時從 使資料輸出:
 - (1)從第一定時M之後不久的和第二定時M對應的去的第一基本時鐘之周期起使周期
 - (2)在第一定時M之後不久的從和此第一定時M對應的回的第一基本時鐘之周期到和 周期的周期,若與回的第一基本時鐘同步所取入的命令也包含無命令的狀態在內, 算命令,則停止計算動作,使其準備其次的計算動作。
 - (3)在第一定時M之後不久的從和此第一定時M對應的回的第一基本時鐘之周期到和 周期的周期,若在與回的第一基本時鐘同步所取入的命令有新的周期數計算命令, 算,從該周期起與去的第一基本時鐘同步從上述資料輸出電路使資料輸出。
 - (4)在第一定時M之後不久的從和此第一定時M對應的回的第一基本時鐘之周期到和 周期的周期,若以第一定時M之後不久的和此第一定時M對應的回的第一基本時鐘 在第i個(i爲正整數)周期有新的周期數命令,則使多加與(i-1)周期對應的周期數計算 算,從該周期起與去的第一基本時鐘同步從上述資料輸出電路使資料輸出。
- 14.如申請專利範圍第4項之資料高速傳送系統,其中前述控制電路更具有
 - 內部控制器(402):接收以前述中間定時檢出電路所檢出的前述中間定時、前述去和及在前述命令/位址匯流排所傳送的命令;及,
 - 資料輸出電路:爲上述內部控制器所控制,輸出資料,
 - 上述內部控制器於以對應周期之去和回的第一基本時鐘之中間定時爲M時,根據下 使第一基本時鐘之周期數的計算以前述計數器進行而計算設定資料輸出周期數,同 電路使資料輸出:
 - (1)從與第一定時M對應的去的第一基本時鐘之周期起使命令的取入開始。

- (2)第一定時M之後不久的從和此第一定時M對應的回的第一基本時鐘之周期起使周
- (3)在到和第二定時M對應的去的第一基本時鑑之周期爲止的周期,若與去的第一基的命令也包含無命令的狀態在內,不是新的周期數計算命令,則停止計算動作,使動作。
- (4)在從和第一定時M對應的去的第一基本時鐘之周期到和第二定時M對應的去的第 的周期,若在與去的第一基本時鐘同步所取入的命令有新的周期數計算命令,則使 從該周期起與回的第一基本時鐘同步從上述資料輸出電路使資料輸出。
- (5)在到和第二定時M對應的去的第一基本時鐘之周期爲止的周期,若以和第一定時 基本時鐘之周期爲第1個,在第i個(i爲正整數)周期有新的周期數計算命令,則使多 的周期數計算的一定周期數計算,從該周期起與回的第一基本時鐘同步從上述資料 出・
- 15.如申請專利範圍第2項之資料高速傳送系統,其中前述複數各記憶體模組及控制; 料輸出入場,
 - 前並複數各記憶體模組分別與前述去及回的任何一方的第一基本時鐘同步取入前述 入的命令,若辨別選擇了其記憶體模組,則使設於各記憶體模組的資料輸出入埠成 亦資料確流排。
- 16.如申請專利範圍第15項之資料高速傳送系統,其中前述資料匯流排爲雙向匯流射 係同時雙向傳送對於前述記憶體模組所傳送的資料和由記憶體模組所傳送的資料。
- 17.如申請專利範國第16項之資料高速傳送系統,其中前述雙和匯流排在傳送資料便複數各記憶體模組和資料被傳送側的前述控制器或複數各記憶體模組之間,藉由分i 料的傳送,輸出到前述雙向匯流排的資料之"0"和"1"與恆定電流I和此恆定電流對應。
- 18.如申請專利第17項之資料高速傳送系統,其中更具有恆定電流切換電路,該恆定 與前述去及回的任何一方的第一基本時鐘同步進行前述恆定電流I和恆定電流(I+α)I
- 19.如申請專利範圍第18項之資料高速傳送系統,其中對於前述去及回的任何一方的 上升及下降之任何一方,以180度相位偏移的定時爲基準,進行來自前述複數各記憶出。
- 20.如申請專利範國第19項之資料高速傳送系統,其中對於前述去及回的任何一方於 上升及下降之任何一方,使用同步可調延遲(Syn-chronous Adjustable Delay)製作 的定時。
- 21.如申請專利範圍第20項之資料高速傳送系統,其中前述同步可調延遲具有延遲部 置具有和前述恆定電流切換電路等效結構的電路。
- 22.如申請專利範圍第15項之資料高速傳送系統,其中前述複數記憶體模組及控制器電路:監控流到前述資料出入埠的電流,判斷對於大小2個參考電流的此電流值大小結果均同爲"L"或"H"時,使一方與"0"對應,使他方與"1"對應而作爲輸入比較結果均不同時,以從輸出入埠輸出中的資料或其反轉值爲輸入值。
- 23.一種資料高速傳送系統·其特徵在於:具有
 - 複數記憶體模組(2):
 - 控制器(3):和上述複數配億體模組共同排列,在和上述複數記憶體模組之間進行資
 - 時鐘產生器(1):產生至少一種時鐘(TCLK、RCLK):
 - 至少1條時鏡配線(4A、4B):如同沿著上述所排列的複數記憶體模組及控制器往複則分及回路部分的配線,從上述去路部分前端輸入以上述時鐘產生器所產生的上述至傳送此所輸入的時鐘,對於上述複體記憶體模組及控制器給與在去路部分及回路部時鐵作爲這些複數記憶體模組及控制器授受資料時使用的同步信號:及,
 - 控制電路:含有中間定時檢出電路,該中間定時檢出電路係分別設於上述複數各記器內,對於在由上述至少1條時鐘配線之去路部分所給與的去的時鐘和由上述至少1部分所給與的回的時鐘之間產生的2周期以內的相移,檢出其中間定時者。
- 24.一種資料高速傳送系統,其特徵在於:具有
 - 複數配憶體模組:
 - 控制器:在和上述複數各記憶體模組之間進行資料的授受:及,
 - 資料匯流排:連接上述複數配憶體模組和控制器,上述複數各配億體模組及控制器 入電路,該資料輸出入電路保按照授受資料使流到上述資料匯流排的電流值及電流

聞式簡單說明:

- 第一圆爲顯示習知資料傳送系統之結構的方塊圓:
- 二個爲顯示第一個之習知系統之動作一例的定時間:
- 第三圓爲顯示第一圓之習知系統之和第二圓不同之動作—例的定時圓:
- 第四個爲顯示和第一圖不同之習知資料傳送系統之結構的方塊圖;
- 第五個A及第五個B爲根據本發明之資料高速傳送系統之第一實施形態的方塊图:
- 第六圖爲在第五圖A及第五圖B之系統顯示時鐘配線上不同兩處時鐘TCLK和RCLK 周:
- 第七圓爲顯示第五圓A之系統動作程序的流程圖:
- 第八圓爲顯示第五圓B之系統動作程序的流程圖;
- 第九圆爲在第五圆A及第五圓B之系統顯示在第一基本時鐘TCLK和RCLK之時鐘配 相位狀態的定時圈:
- 第十圓爲在第五圓A及第五圓B之系統顯示與第一基本時鐘TCLK或RCLK同步所製1 Teu或Reu、奇數內部時鎖Tou或Rou的定時間:
- 第十一個爲在第五個A及第五個B之系統爲了說明使用同步可調延遲(Synchronous A 作第六閩中所示之中間定時M之方法的定時圓:
 - 第十二個爲顯示設於第五個A及第五個B之系統之複數各記憶體模組及控制器之內音 塊圖:
- 第十三個爲顯示第十二個之電路一部分詳細結構的方塊圖:
- 第十四個A~第十四個C爲顯示在第十三個之電路產生控制信號T2.R2及內部時續Tc Reu之電路具體結構的電路圖·
- 第十五個爲顯示在第十四個A之電路所產生之控制信號T2或R2之相位關係的定時值
- 第十六個A及第十六個B爲設於第十三個之電路,產生內部定時時鐘Vo、Ve之電路F
- 第十七個爲使用以第十六個A和第十六图B之電路所得到之內部定時時鐘Vo、Ve產
- 第十八個爲在第五圖A及第五圖B之系統顯示只在爲基本時鐘之偶數周期之e周期看 中間定時Me之根據本發明第二實施形態之動作例定時圖:
- 第十九圓爲顯示根據第十八圓之方法之第五圓A之系統動作控制程序的流程圖:
- 第二十圓爲顯示根據第十八圓之方法之第五圓B之系統動作控制程序的流程圖:
- 第二十一個爲顯示根據本發明第三實施形態之資料高速傳送系統之動作例的定時質
- 第二十二圓爲顯示根據第三實施形態之資料高速傳送系統之動作控制程序的流程區
- 第二十三圖爲顯示和根據第三實施形態之資料高速傳送系統之第二十二圖不同之控
- 第二十四圓爲在上述第三實施形態顯示相當於先前第十四圓A之電路之電路結構的。 ■ 第二十五圓爲顯示以第二十圓之電路所製作之控制信號T2或R2之相位關係的定時圖
- 第二十六圓A~第二十六圓C爲在上述第三實施形態顯示相當於先前第十四圓B或第
- 圆A或第十六圆B及第十七圖之電路結構的電路圓: 第二十七圓爲在上述第三實施形態顯示爲了控制第一基本時鐘TCLK、RCLK、第二
- TCLK2.RCLK2及資料輸出入而所使用之內部時鐘之相位關係的定時間; 第二十八圍A及第二十八圓B爲在上述第三實施形態產生內部時鐘Tod或Rod及Ted可
- 第二十九個爲在上述第三實施形態爲了說明在時鐘TCLK之定時輸出資料時之內部:
- 第三十個A~第三十個D爲在上述第三實施形態產生定時信號c11~c14之電路的電腦
- 第三十一間A及第三十一圖B爲顯示實現在前述各實施形態之系統所使用之同步可能 路的電路圖及將此以符號表現的電路圖:
- 第三十二個A~第三十二個C爲實現對於輸入製作180度相位偏離之信號之同步可調 路的電路圓及將此以符號表現的電路圖:
- 第三十三個爲顯示對於記憶體同時進行資料讀寫之一般資料傳送系統之結構例的電
- 第三十四個爲顯示對資料傳送使用電流同時進行資料證寫之關於本發明之資料傳送
- 第三十五囧爲顯示設於第五個A及第五圖B中之各記憶體模組及控制器,進行資料藝 料輸出入電路結構的電路圖;
- 第三十六圈爲顯示設於前述第五圈A及第五圈B中之各記憶體模組及控制器,進行i 型資料輸出入電路之和第三十五圓不同之結構的電路圓:
- 第三十七圈爲顯示將第三十五圖或第三十六圓之資料輸出入電路加入具有第五圖A 制器和複數記憶體模組之資料傳送系統時之結構的方塊圖:
- 第三十八面爲顯示使用雙向資料匯流排之資料輸出入電路之資料傳送狀態的定時值
- 第三十九圈A~第三十九圈C爲顯示使用以第三十聞A~第三十圈D之電路所製作之 輸出資料Q之資料選擇輸出電路及作爲資料輸出入電路而使用第三十五圈之結構電」 間D2之緩衝器之具體電路結構的電路圈·

http://xbotweb.ipo/WebPat/searchZone/patdetail.aspx?pnid=280110426&from=patsearch

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

·	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALIT	Y ·
Потигр	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.